Quando você implementa um projeto incluindo o bloco DDIO no software Quartus® II versão 13.0, um erro interno pode ser visto quando o design não é implementado corretamente.
O clock do bloco ddio deve ser conectado à fonte do clock, mas não ao GND ou ao VCC. Se você usar Altera® DDR IP, você deve verificar a conexão de porta para certificar-se de que todos os sinais estejam cuidadosamente conectados.
Corrigiremos este erro interno em um erro de prontidão maior em versão posterior.