ID do artigo: 000080038 Tipo de conteúdo: Mensagens de erro Última revisão: 17/09/2013

Aviso (11106): VREF compartilhado é usado como GPIO <pin action="" fmax="" name="" performance.="" reduces="" this=""></pin>

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição Os pinos VREF têm uma alta capacitação de pinos do que outros pinos em dispositivos que suportam pinos VREF de uso duplo. Evite usar os pinos VREF como um pino de E/S de uma função de barramento ou clock porque a maior capacitação diminuirá as taxas de borda e afetará o tempo de E/S. 
Resolução

 

Artigos relacionados

Produtos relacionados

Este artigo aplica-se a 5 produtos

FPGA Arria® V GT
FPGA Arria® V GX
FPGA Arria® V SX SoC
FPGA Arria® V ST SoC
FPGA Arria® V GZ

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.