ID do artigo: 000080079 Tipo de conteúdo: Solução de problemas Última revisão: 03/12/2014

Por que os bits preâmbulos de gravação/leitura Arria 10 DDR4 (MR4) estão configurados incorretamente?

Ambiente

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição Há um problema conhecido no software Quartus® II versão 13.1 Arria 10 Edition onde os bits preâmbulos de gravação/leitura DDR4 MR4 são definidos incorretamente.
    Resolução O problema é corrigido no software Quartus II versão 14.0 Arria 10 Edition.

    Produtos relacionados

    Este artigo aplica-se a 3 produtos

    FPGA Intel® Arria® 10 GX
    FPGA Intel® Arria® 10 GT
    FPGA Intel® Arria® 10 SX SoC

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.