ID do artigo: 000080111 Tipo de conteúdo: Solução de problemas Última revisão: 11/09/2012

Qual é a convenção de nomeação para modelos Stratix V IBIS?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Os arquivos de modelo IBIS gerados pelo software Quartus® II para dispositivos Stratix® V não contêm a nomenclatura de nomeação para os modelos dentro do arquivo de modelo IBIS.

A nomenclatura de nomeação para os modelos IBIS é a seguinte:

| Nomeação de Nomenclatura
Todos os modelos seguem o seguinte método de nomeação __
refere-se a:
lvttl - LVTTL de 3,3V
lvcmos - LVCMOS de 3,3V
25 - LVCMOS de 2,5V
18 - LVCMOS de 1,8V
15 - LVCMOS de 1,5V
12 - LVCMOS de 1,2V
hstl18i - 1,8V HSTL Classe I
hstl15i - 1,5V HSTL Classe I
hstl12i - 1,2V HSTL Classe I
hstl18ii - 1,8V HSTL Classe II
hstl15ii - 1,5V HSTL Classe II
hstl12ii - 1,2V HSTL Classe II
sstl2i - 2,5V SSTL Classe I
sstl18i - 1,8V SSTL Classe I
sstl15i - 1,5V SSTL Classe I
sstl2ii - 2,5V SSTL Classe II
sstl18ii - 1,8V SSTL Classe II
sstl15ii - 1,5V SSTL Classe II
sstl135 - SSTL de 1,35V
sstl125 - SSTL de 1,25V
hsul12 - HSUL de 1,2V
lvds - LVDS de 2,5V
minilvds - mini-LVDS de 2,5V
rsds - RSDS de 2,5V
lvpecl25 - LVPECL de 2,5V
dhstl18i - Diferencial de 1,8V HSTL Classe I
dhstl15i - Diferencial de 1,5V HSTL Classe I
dhstl12i - Diferencial HSTL classe I de 1,2V
dhstl18ii - Diferencial HSTL classe II de 1,8V
dhstl15ii - Diferencial HSTL classe II de 1,5V
dhstl12ii - Diferencial HSTL classe II de 1,2V
dsstl2i - Classe SSTL diferencial de 2,5V I
dsstl18i - Diferencial de 1,8V SSTL Classe I
dsstl15i - Classe SSTL diferencial de 1,5V I
dsstl2ii - Diferencial SSTL classe II de 2,5V
dsstl18ii - Diferencial SSTL classe II de 1,8V
dsstl15ii - Diferencial SSTL classe II de 1,5V

refere-se a:
Banco de E/S superior e inferior (começa com a letra 'c'):
crin - entrada de coluna, DIFFIO_RX pino
ctin - Entrada de coluna, DIFFIO_TX pino
crio - E/S da coluna, DIFFIO_RX pino
ctio - E/S da coluna, DIFFIO_TX pino

refere-se a:
s0 - Taxa de slew lenta
s1 - taxa de slew rápida
d12 - Força da corrente de 12 mA
r25 - 25 Ohm série on-chip Terminação sem calibração
r50c - 50 Ohm série on-chip Terminação com calibração
e3r - LVDS emulado/mini-LVDS/RSDS com 3 resistores externos
p0 - desativado em pré-ênfase
p1 - pré-ênfase habilitada
v0 - VOD baixo
v1 - VOD médio baixo
v2 - VOD médio alto
v3 - VOD alto

|
Exemplo: lvcmos_crio_d16s3 refere-se ao padrão de E/S LVCMOS de 3,3V com unidade de 16 mA
força e configuração de taxa de slew rápida no banco de E/S superior e inferior
|

Produtos relacionados

Este artigo aplica-se a 4 produtos

FPGA Stratix® V E
FPGA Stratix® V GX
FPGA Stratix® V GT
FPGA Stratix® V GS

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.