ID do artigo: 000080130 Tipo de conteúdo: Solução de problemas Última revisão: 11/09/2012

Os Stratix IV são compatíveis com um único clock de referência terminado para receptores LVDS (altlvds)?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Sim, Stratix® dispositivos IV suportam clocks de referência com terminação única para o receptor de altlvds rx_inclock porta. Há duas especificações diferentes de frequência máxima de clock de referência de referência única com base na configuração do receptor altlvds:

1) modo DPA e Soft-CDR
As especificações são iguais às especificações diferenciais de frequência do clock de referência

2) modo síncrono de origem (não-DPA)
As especificações são inferiores às especificações diferenciais de frequência do clock de referência.

As especificações atualizadas estão disponíveis a partir do Stratix iv da ficha técnica do dispositivo (PDF)versão 4.0.

Artigos relacionados

Produtos relacionados

Este artigo aplica-se a 2 produtos

FPGAs Stratix® IV
FPGA Stratix® IV GX

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.