ID do artigo: 000080168 Tipo de conteúdo: Solução de problemas Última revisão: 11/09/2012

Por que meus Stratix IV PLL se fundiram, mesmo que eles não compartilhem entradas comuns?

Ambiente

    PLL
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema no software Quartus® II versão 10.1 SP1 e posterior, as PLLs phaseclock_select Stratix® IV que compartilham uma porta comum podem ser incorretamente mescladas, mesmo que as portas restantes das duas PLLs não sejam comuns.

Este problema pode levar a problemas funcionais na simulação e no hardware no nível do portão.

Para resolver este problema, desligue a configuração de ajuste de PLLs de mesclagem automática que impede o software Quartus II de fundir as PLLs.

Este problema está programado para ser resolvido em uma versão futura do software Quartus II.

Produtos relacionados

Este artigo aplica-se a 3 produtos

FPGA Stratix® IV E
FPGA Stratix® IV GT
FPGA Stratix® IV GX

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.