Descrição
Devido a um problema no software Quartus® II, você pode ver os seguintes erros ao simular o uso do ModelSim se o seu design contiver uma megafunção Altera PLL com porta dinâmica de mudança de fase habilitada. Este problema afeta os projetos destinados Arria dispositivos V onde o PLL é gerado em VHDL.
# ** Fatal: Error occurred in protected context.
# Time: 0 ns Iteration: 0 Protected: //// File: nofile
# FATAL ERROR while loading design
# Error loading design
Resolução
Para resolver este problema, compile as definições de Verilog em arriav_atoms.v em vez de arriav_components.vhd e arriav_atoms.vhd. Em seguida, tenha o link do simulador para eles usando a –L opção.
Por exemplo, coloque o seguinte comando no arquivo .do ou no arquivo msim_setup.tcl :
vlog "/eda/sim_lib/arriav_atoms.v" -work arriav