A megafunção Altera_PLL exibirá uma das duas mensagens sobre sua capacidade de fornecer as frequências de clock de saída desejadas. Se a frequência real do clock de saída estiver dentro de 0,5 Hz da frequência do clock de saída solicitada, a janela de mensagem será exibida:
"Informações: fpll: capaz de implementar PLL com as configurações do usuário"
Se a frequência real do clock de saída for superior a 0,5 Hz em relação à frequência do clock de saída solicitada, a seguinte mensagem será exibida:
"Aviso: fpll: capaz de implementar o PLL — As configurações reais diferem das configurações solicitadas"
Para determinar a frequência real do clock de saída para PLLs operando no modo inteiro, você pode usar as equações mostradas em Phase-Locked Loop Basics, PLL.
Para determinar a frequência real do clock de saída para PLLs operando em modo fracionário, consulte a solução relacionada abaixo.