ID do artigo: 000080247 Tipo de conteúdo: Documentação e informações do produto Última revisão: 10/02/2016

Quão precisas são as frequências de clock de saída geradas pela megafunção Altera_PLL?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

A megafunção Altera_PLL exibirá uma das duas mensagens sobre sua capacidade de fornecer as frequências de clock de saída desejadas. Se a frequência real do clock de saída estiver dentro de 0,5 Hz da frequência do clock de saída solicitada, a janela de mensagem será exibida:

"Informações: fpll: capaz de implementar PLL com as configurações do usuário"

Se a frequência real do clock de saída for superior a 0,5 Hz em relação à frequência do clock de saída solicitada, a seguinte mensagem será exibida:

"Aviso: fpll: capaz de implementar o PLL — As configurações reais diferem das configurações solicitadas"

Resolução

Para determinar a frequência real do clock de saída para PLLs operando no modo inteiro, você pode usar as equações mostradas em Phase-Locked Loop Basics, PLL.

Para determinar a frequência real do clock de saída para PLLs operando em modo fracionário, consulte a solução relacionada abaixo.

Produtos relacionados

Este artigo aplica-se a 15 produtos

FPGA Stratix® V E
FPGA SoC Cyclone® V SE
FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Cyclone® V GX
FPGA Stratix® V GT
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA Arria® V SX SoC
FPGA SoC Cyclone® V ST
FPGA Arria® V ST SoC
FPGA Arria® V GX
FPGA Arria® V GT
FPGA Cyclone® V E

1

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.