ID do artigo: 000080267 Tipo de conteúdo: Mensagens de erro Última revisão: 15/12/2015

Erro: **_emif_a10_hps_0: a frequência do clock de referência PLL de 25,0 MHz é inválida. Selecione outro valor ou habilite a opção de usar o valor recomendado.

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

A mensagem de erro aparece porque a configuração do clock de referência PLL não corresponde aos requisitos de PLL de E/S. Para obter mais detalhes, consulte as novas restrições de erratum sobre a configuração de PLL de E/S impostas em 15.1 para Arria 10 EMIF IP

 

Resolução

Você precisará aplicar uma configuração de frequência de clock de referência PLL mais alta para atender ao desempenho do PLL de E/S.

Produtos relacionados

Este artigo aplica-se a 3 produtos

FPGA Intel® Arria® 10 GT
FPGA Intel® Arria® 10 GX
FPGA Intel® Arria® 10 SX SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.