ID do artigo: 000080278 Tipo de conteúdo: Solução de problemas Última revisão: 26/03/2015

Por que o intervalo de tempo para quatro janelas ativas durante a simulação de RTL não corresponde à configuração de tFAW na GUI DE IP Intel® Arria® 10 FPGA DDR4?

Ambiente

    Intel® Quartus® II Subscription Edition
    Simulação
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema de arredondamento com o Intel® Arria® 10 FPGA DDR4 IP no software Quartus® II versão 14.1, o tempo ativo de quatro windows DDR4 visto durante a simulação de RTL pode não corresponder à configuração de tFAW na GUI DDR4 IP, o que resultará em menor eficiência.

Um exemplo de quando você pode ver isso é com o parâmetro frequência do clock de memória IP definido para 1066,667 MHz.

Resolução

Como solução alternativa, modifique a frequência do clock de memória. No exemplo acima, altere a frequência do clock de memória de 1066,667 MHz para 1066,666 MHz e depois re-gere o IP DDR4.

Este problema está programado para ser corrigido em uma versão futura do software Quartus II.

Produtos relacionados

Este artigo aplica-se a 4 produtos

FPGAs Intel® Arria® 10 e FPGAs SoC
FPGA Intel® Arria® 10 GX
FPGA Intel® Arria® 10 GT
FPGA Intel® Arria® 10 SX SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.