ID do artigo: 000080291 Tipo de conteúdo: Solução de problemas Última revisão: 07/11/2014

Existe um problema conhecido com o recurso de redefinição automática ao usar o IP Altera PLL em dispositivos Stratix V, Arria V ou Cyclone V?

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema conhecido no software Quartus® II versão 13.1, o recurso de reinicialização automática no IP Altera® PLL pode não funcionar corretamente quando o PLL perde o bloqueio em dispositivos Stratix® V, Arria® V ou Cyclone® V.

 

Resolução Este problema é corrigido na quartus II versão 13.1 da atualização 3.

Produtos relacionados

Este artigo aplica-se a 15 produtos

FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Cyclone® V GX
FPGA Stratix® V GT
FPGA Arria® V GZ
FPGA Stratix® V GS
FPGA Arria® V SX SoC
FPGA SoC Cyclone® V ST
FPGA Arria® V ST SoC
FPGA Arria® V GX
FPGA Arria® V GT
FPGA Cyclone® V E
FPGA Stratix® V E
FPGA SoC Cyclone® V SE

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.