ID do artigo: 000080295 Tipo de conteúdo: Documentação e informações do produto Última revisão: 11/09/2012

Quantos sinais de clock posso atribuir a cada Stratix de processamento de sinal digital (DSP) de cada dispositivo?

Ambiente

    DSP
    Velocidade do
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição Cada Stratix DSP do dispositivo tem um máximo de quatro sinais de clock. Esses clocks podem ser usados pelos registros de entrada, saída e pipeline. A menor granularidade para um multiplicador é de 9 bits e, portanto, também é a menor granularidade para os registros. É possível que a granularidade para o registro de saída seja de 19 (para uma tomada de multiplicação de 9 x 9). Cada bloco multiplicador de 9 bits pode usar um desses quatro clocks.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Stratix®

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.