ID do artigo: 000080298 Tipo de conteúdo: Solução de problemas Última revisão: 11/09/2012

Por que recebo um aviso relacionado à largura do "rx_recovered_clk" do PHY XAUI IP?

Ambiente

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Há um problema conhecido com o XAUI PHY IP no qual a largura da porta do sinal "rx_recovered_clk" no HDL gerado do MegaWizard™ é a largura incorreta.  A largura é de 3 bits de largura quando deve ser 4.

    Este problema foi introduzido em Quartus® II v11.0 e v11.0sp1, mas foi corrigido a partir de v11.1.  Os dispositivos afetados incluem todas as Stratix® IV, Arria® II, Cyclone® IV e HardCopy® IV que incluem transceptors.

    Resolução

    Uma solução alternativa para Quartus II v11.0 é alterar manualmente a largura para ser de 4 bits.  Esta solução alternativa também é válida para Qaurtus II v11.0sp1.  No entanto, existe um patch que pode ser aplicado ao Quartus II v11.0sp1.  Este patch pode ser baixado usando os seguintes links:

    Patch 1.32 do software Quartus II versão 11.0SP1 para Windows

    Software Quartus II versão 11.0SP1 patch 1.32 para Linux

    Software Quartus II versão 11.0SP1 ReadMe para patch 1.32

    Produtos relacionados

    Este artigo aplica-se a 8 produtos

    FPGAs Stratix® IV
    FPGAs Arria® II
    FPGAs Cyclone® IV
    FPGA Stratix® IV GX
    FPGA Stratix® IV GT
    FPGA Arria® II GX
    FPGA Arria® II GZ
    Dispositivos ASIC HardCopy™ IV GX

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.