Erro (21180): Não é possível encontrar as configurações legais para nó PLL "interlaken_inst|sv_pma:inst_sv_pma|sv_rx_pma:rx_pma.sv_rx_pma_inst|rx_pmas[0].rx_pma.rx_cdr" com frequência de clock de referência "500,0 MHz" e frequência do clock...

Devido a um erro no software Quartus® II versão 14.0, você pode ver o erro de ajuste acima ao compilar o IP Seriallite III para dispositivos Stratix® V usando uma taxa de dados de 12,5 Gbps e uma frequência de clock de referência do transceptor de 500 MHz.

Você pode extrair os seguintes parâmetros do arquivo RTL de alto nível 13.1.4 Seriallite III IP e transferi-los para a versão 14.0 seriallite III IP.
                                                                       
reference_clock_frequency => "312,500000 MHz",
pll_ref_freq => "500,0 MHz",
data_rate => "12500.00000 Mbps"

Outras taxas de dados e combinações de frequência do transceptor REFCLK para o IP Seriallite III também podem produzir o erro de ajuste acima.  A mesma solução alternativa pode ser aplicada ao extrair os parâmetros da versão 13.1.4 e transferi-los para a versão 14.0 seriallite III IP.
                                                                       
Este problema foi corrigido no software Quartus® II 14.1 e em diante.