Sim, há um problema com o compartilhamento de OCT entre IPs de controladores baseados em Master e Slave UniPHY para Stratix® V RLDRAMII e QDRII nas versões de software Quartus® II 11.0 e 11.0SP1.
Para compartilhar o OCT entre um mestre e um controlador baseado em UniPHY escravo, você terá que fazer manualmente a atribuição de "Bloco de controle de terminação" para os pinos de interface escrava com as atribuições calibradas de Terminação de Chip que os associam ao bloco mestre de OCT.
Para fazer a atribuição:
1.Abra o editor de atribuição no software Quartus II.
2.Adicione todo o sinal de escravo usando terminações de saída e de entrada com calibrações.
3.Selecione o nome de atribuição como "Bloco de controle de rescisão" e para a guia Valor encontre o módulo Bloco de controle de rescisão no módulo mestre. Encontre o nome da instância como *uoct_control|sd1a_0* por encontrar nó.
Este problema será corrigido em uma versão futura do software Quartus II.