ID do artigo: 000080344 Tipo de conteúdo: Solução de problemas Última revisão: 02/11/2020

Por que o Planejador de pinos do Quartus® Prime cria sinais extras além da dimensão do array 2D?

Ambiente

    Intel® Quartus® Prime Pro Edition
    Intel® Quartus® Prime Standard Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

No software Quartus® Prime, você pode ver que o Planejador de pinos cria sinais extras além da dimensão do array 2D declarado no arquivo SystemVerilog.

Por exemplo,

Em arquivo .sv : entrada [2:0][1:0] Pin_A,

Planejador de pinos:

Resolução

Os pinos do grupo Pin_A[0], Pin_A[1] e Pin_A[2] podem ser ignorados com segurança.

Produtos relacionados

Este artigo aplica-se a 1 produtos

Dispositivos programáveis Intel®

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.