ID do artigo: 000080367 Tipo de conteúdo: Solução de problemas Última revisão: 24/06/2019

Por que eu recebo o erro "Unknown uid = xhip_block_1_1" ao executar o script a10_disableiei.tcl para desativar a inferência ociosa elétrica para o projeto da placa base de conformidade Intel® Arria® 10 e Intel® Cyclone® 10 GX PCI-SIG (CBB)?

Ambiente

    Intel® Quartus® Prime Pro Edition
    Hard IP para PCI Express* Intel® Arria® 10 Cyclone® 10
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

O script a10_disableiei.tcl desativa a inferência ociosa elétrica para todos os 4 Hard IPs PCIe* do Intel® Arria® 10. Portanto, para Intel® Arria® 10 e Intel® Cyclone® 10 GX que possuem menos de 4 PCIe* Hard IPs, a execução do script retornará esse erro.

Erro interno: subsistema: ASM2, arquivo: /quartus/comp/asm2/asm2_state.cpp, linha: 1469

Uid desconhecido = xhip_block_1_1

Resolução

Para contornar esse problema, comente os Hard IPs PCIe* indisponíveis no script a10_disableiei.tcl.

Por exemplo, o dispositivo 10AX115N1F40I1LP usa apenas 2 Hard IPs PCIe*, não 4. Portanto, os 2 Hard IPs, xhip_block_1_1 e xhip_block_3_1 indisponíveis devem ser comutados.

xhip_block_1_0 = Localização inferior esquerda

xhip_block_1_1 = local superior esquerdo

xhip_block_3_0 = localização inferior direita

xhip_block_3_1 = local superior direito

Produtos relacionados

Este artigo aplica-se a 2 produtos

FPGA Intel® Cyclone® 10 GX
FPGAs Intel® Arria® 10 e FPGAs SoC

1

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.