ID do artigo: 000080368 Tipo de conteúdo: Solução de problemas Última revisão: 18/12/2019

Por que Intel® Stratix® interface 10 Avalon®-ST para PCI Express* IP show BAR tamanho de 7 bits é suportado?

Ambiente

    Intel® Quartus® Prime Pro Edition
    Intel® Stratix® 10 Hard IP para PCI Express* Avalon-ST
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido à verificação de regra incorreta na GUI IP, Intel® Stratix® interface 10 Avalon®-ST para PCI Express* IP para Intel® Quartus® Prime Pro 19.3 e
anteriormente, permite que o tamanho mínimo de BARRA de 7 bits seja selecionado. No entanto, esta seleção ainda mostrará FPGA publicidade de 8 bits de tamanho BAR.

O tamanho mínimo de BARRA suportado é de 8 bits.

Resolução

Este problema é corrigido na versão 19.4 do software Prime Pro Intel® Quartus® 19.4.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Intel® Stratix® 10 e FPGAs SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.