Devido a um problema no software Intel® Quartus® Prime Pro Edition versão 19.1.1 e anterior, uma variante multicanal 10/25G com PTP habilitada e a "Restrição de posicionamento do canal PTP" de "EHIP1/3" para variantes multicanal do HARD IP de E-Tile para Ethernet Intel® Stratix® 10 FPGA IP falhará no ajuste.
O erro de ajuste tomará o seguinte formulário:
Erro(15744): no atom 'av_top|alt_ehipc3_0|alt_ehipc3_hard_inst| EHIP_CORE.c3_ehip_core_inst'
As configurações devem corresponder a uma ou mais dessas condições:
(topologia != ELANE_1CH_PTP) OR (topologia != ELANE_1CH_PTP)
Mas as seguintes atribuições violam as condições acima:
topologia = ELANE_1CH_PTP
No átomo 'av_top|alt_ehipc3_0|alt_ehipc3_hard_inst|SL_NPHY.altera_xcvr_native_inst|alt_ehipc3_nphy_elane|g_xcvr_native_insts[0].ct3_xcvr_native_inst|inst_ct3_xcvr_channel|inst_ct3_hssi_ehip_lane'
Erro(15744): As configurações devem corresponder a uma ou mais dessas condições:
(topologia != ELANE_1CH_PTP) OR (topologia != ELANE_1CH_PTP)
Mas as seguintes atribuições violam as condições acima:
topologia = ELANE_1CH_PTP
Para resolver este problema, escolha a opção "Restrição de posicionamento do canal PTP" da opção "EHIP0/2" na GUI e altere o pinout do dispositivo de acordo.