ID do artigo: 000080373 Tipo de conteúdo: Solução de problemas Última revisão: 06/11/2019

Por que a interface Stratix® 10 Avalon® -MM para PCIe* IP com DMA interno envia o status de leitura "Done" antes de concluir a transferência de dados?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • Intel® Stratix® 10 Hard IP para PCI Express* Avalon-MM
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Este problema é devido a uma condição de corrida de datapath. O carregador de leitura DMA "Done" e os dados de conclusão são divididos internamente em dois (2) caminhos/buffers diferentes. Os dados levam um caminho mais longo para o Avalon® -MM secundário em comparação com a atualização de status.

    Resolução

    Esta condição de corrida de datapath é facilmente observada em simulação. No entanto, o status de "Done" do carregador de leitura informou que alguns ciclos de clock anteriores à conclusão da transferência de dados não serão um problema em sistemas de hardware reais devido à latência.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs Intel® Stratix® 10 e FPGAs SoC

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.