ID do artigo: 000080397 Tipo de conteúdo: Mensagens de erro Última revisão: 28/04/2017

Erro(175005): não foi possível encontrar um local com: OCT_CAL_BLOCK_ID de [n] (1 local afetado)

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    No software Intel® Quartus® Prime, você pode ver as seguintes mensagens de erro de ajuste ao compilar designs com Arria® 10 dispositivos

    Erro(14566): o Fitter não pode colocar 1 componentes periféricos devido a conflitos com restrições existentes (1 pino(s)). Corrija os erros descritos nas submessagens e, em seguida, reprise o Fitter. O Intel FPGA de conhecimento também pode conter artigos com informações sobre como resolver essa falha de colocação na periferia. Revise os erros e visite o banco de dados de conhecimento no https://www.altera.com/support/support-resources/knowledge-base/search.html e pesquise este número de mensagem de erro específica.

    Erro(175020): o Fitter não pode colocar o pino lógico na região (x, y) a (x, y), ao qual está limitado, porque não há locais válidos na região para a lógica deste tipo.

    Informações(14596): Informações sobre o(s) componente(s) falha(s):

    Informações(175028): o nome(s): <pin>

    Erro(16234): nenhum local legal pode ser encontrado em 1 local considerado. Os motivos pelos quais cada local não pôde ser usado estão resumidos abaixo:

    Erro(175005): não foi possível encontrar um local com: OCT_CAL_BLOCK_ID de [n] (1 local afetado)

    Informações(175029): número <Pin>

    Informações(175015): o nome do bloco de E/S <pin> está limitado ao número de localização <Pin> devido a: Restrições de localização do usuário (número <Pin>)

    Informações(14709): o bloco de E/S limitado está contido neste pino

    Isso pode ocorrer se o pino estiver em um banco de E/S de 3V. Os bancos de E/S de 3V só aceitam OCT sem calibração.

    Para obter detalhes sobre quais bancos são E/S de 3V e quais são LVDS, consulte o manual Intel® Arria® 10 Núcleos de Malha e E/S de propósito geral, seção 5.4.1

    Resolução

    Para evitar esse erro, mova o pino para um banco LVDS ou use OCT sem calibração.

    Este problema é corrigido a partir do software Intel® Quartus® Prime Pro/Standard Edition versão 18.1.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs Intel® Arria® 10 e FPGAs SoC

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.