ID do artigo: 000080421 Tipo de conteúdo: Solução de problemas Última revisão: 12/06/2019

Por que vejo violações de sincronização nos dispositivos Intel® Stratix® V e Arria® V GZ ao usar o Intel® 50G e o 100G Interlaken MegaCore Function® IP.

Ambiente

    Intel® Quartus® Prime Standard Edition
    Intel® FPGA IP 100G Interlaken IP-ILKN/100G
    Intel® FPGA IP 50G Interlaken IP-ILKN/50G
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descrição

Devido a um problema com o arquivo SDC gerado automaticamente pela função Intel® 50G e 100G Do MegaCore® IP, violações de encerramento do tempo de configuração e recuperação que eu vi em configurações de 24 vias com taxa de dados de 6,25G nas versões 18.1.1 e anteriores do Intel® Quartus® Prime Standard.

Resolução

Para resolver esse problema, ao usar o Intel® Quartus® Prime Standard versões 18.1.1 e anteriores, substitua o arquivo ilk_core.sdc gerado automaticamente pela versão anexada abaixo.

ilk_core.sdc

Este problema foi corrigido a partir do Intel® Quartus® Prime Standard versão 19.1

Produtos relacionados

Este artigo aplica-se a 5 produtos

FPGA Stratix® V GT
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGAs Stratix® V
FPGA Stratix® V GX

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.