ID do artigo: 000080422 Tipo de conteúdo: Solução de problemas Última revisão: 08/07/2019

Por que o Hard IP de bloco H para Ethernet Intel® FPGA IP Core falhou em gerar o exemplo de projeto?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • Hard IP do bloco H para Ethernet Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema crítico

    Descrição

    Devido a um problema no software Intel® Quartus® Prime Pro Edition versão 19.2, o Hard IP de bloco H para Ethernet Intel® FPGA IP Core não gerará um exemplo de design se o Kit de desenvolvimento de destino estiver definido como NONE.

    Resolução

    Para resolver este problema no software Intel® Quartus® Prime Pro Edition versão 19.2 , defina o Kit de desenvolvimento Target no kit com o dispositivo mais próximo do dispositivo do seu projeto.

    Este problema é corrigido a partir do software Intel® Quartus® Prime Pro Edition versão 19.3.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs Intel® Stratix® 10 e FPGAs SoC

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.