ID do artigo: 000080422 Tipo de conteúdo: Solução de problemas Última revisão: 08/07/2019

Por que o Hard IP Tile H para núcleo Ethernet FPGA IP não conseguiu gerar o exemplo de projeto?

Ambiente

    Intel® Quartus® Prime Pro Edition
    Hard IP do bloco H para Ethernet Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descrição

Devido a um problema na versão 19.2 do Software Quartus® Prime Pro Edition, o Hard IP Tile H para núcleo Ethernet FPGA IP não gerará um exemplo de projeto se o Kit de desenvolvimento de destino for definido como NONE.

Resolução

Para contornar esse problema no Software Quartus® Prime Pro Edition versão 19.2, defina o Kit de desenvolvimento doarget T no kit com o dispositivo mais próximo do dispositivo do seu projeto.

Este problema foi corrigido a partir da versão 19.3 do Software Quartus® Prime Pro Edition.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Intel® Stratix® 10 e FPGAs SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.