ID do artigo: 000080424 Tipo de conteúdo: Solução de problemas Última revisão: 23/05/2019

Por que rx_pcs_ready instável após o linkup ao usar o núcleo ip Ethernet de baixa latência 100G Intel® Stratix® 10 FPGA IP?

Ambiente

    Intel® Quartus® Prime Pro Edition
    Ethernet de baixa latência de 100G Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descrição

Devido a um problema com a Ethernet de baixa latência Intel® Stratix® 10 FPGA ip rx_pcs_ready pode estar instável após o linkup.

Isso é causado por um problema com a sequência de versão de reinicialização, o PHY pode não ser estável, fazendo com que o PCS esteja pronto para desafirmar e fazer com que alguns pacotes seja descartados durante o tráfego.

Resolução

Para resolver este problema ao usar o software Intel® Quartus® Prime versão 18.0 e anterior, ignore qualquer falha no rx_pcs_ready após a reinicialização.

Este problema foi corrigido a partir da versão 18.0.1 do software Intel® Quartus® Prime.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Intel® Stratix® 10 e FPGAs SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.