Por que o design de exemplo Avalon® MM Intel® Stratix® 10 Hard IP para PCI* Express IP gerado dinamicamente com Avalon®-MM não fornece int_req_i como pino de entrada?

Devido a um problema com o Intel® Quartus® Prime Pro versão 18.0 e 18.1, o design de exemplo hard IP Intel® Stratix® 10 Avalon®-MM PCI Express* gera RTL com int_req_i definido
para 0 em vez de definir como um pino de entrada no arquivo de nível superior, pcie_example_design_DUT.v

int_req_i é um pino de entrada de interrupção herdado que está disponível quando as interfaces de conduíte "Habilitar interfaces MSI/MSI-X" estão selecionadas.

Este problema só existe quando a largura Avalon®-MM do endereço é definida como 64bits.

Para resolver este problema nas versões 18.0 e 18.1 do Quartus® Prime Pro, siga as etapas abaixo:

Faça as seguintes alterações no arquivo de nível superior, pcie_example_design_DUT.v

Entrada
fio intx_req_i,//especifique como porta de entrada

dut (

.intx_req_i (intx_req_i), //substitua 1'b0 pelo intx_req_i

);

Este problema está programado para ser corrigido em uma versão futura do Quartus® Prime Pro versão 19.1