ID do artigo: 000080427 Tipo de conteúdo: Solução de problemas Última revisão: 25/01/2019

Por que recebo avisos de "Sobreposição de definições anteriores" ao instanciar várias instâncias de IPs.

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • Ethernet de 25G Intel® FPGA IP
  • Ethernet
  • Ethernet de baixa latência de 100G Intel® FPGA IP para Arria® 10 e Stratix® V
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Devido a um problema na versão do software Intel® Quartus® Prime, 18.1 e anterior, instanciar várias instâncias desses IPs pode causar avisos mais adequado do seguinte formato: "Sobrescrever a definição anterior do módulo xyz". Quando o IP tem configurações diferentes, isso pode afetar a funcionalidade do IP.

    Ethernet de baixa latência 100G Intel® Stratix® 10 FPGA IP, Ethernet de 25G Intel® Stratix® 10 FPGA IP, HARD IP H-Tile para Ethernet Intel® Stratix® 10 FPGA IP e E-Tile Hard IP para Ethernet Intel® Stratix® 10 FPGA IP

    Resolução

    Este problema foi corrigido a partir da revisão Intel® Quartus® Prime v18.1.1.

    Produtos relacionados

    Este artigo aplica-se a 4 produtos

    FPGA Intel® Stratix® 10 GX
    FPGA Intel® Stratix® 10 MX
    FPGA Intel® Stratix® 10 TX
    FPGA Intel® Stratix® 10 SX SoC

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.