ID do artigo: 000080428 Tipo de conteúdo: Solução de problemas Última revisão: 05/05/2021

Por que o bit de Solicitação de Equalização de Link não pode ser limpo pelo software ao usar o Intel® Arria® 10 Hard IP para PCIe* IP operando no modo porta raiz?

Ambiente

    Intel® Quartus® Prime Pro Edition
    Hard IP para PCI Express* Intel® Arria® 10 Cyclone® 10
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descrição

O bit de solicitação de equalização de link (bit 5 do registro de status do link 2) é definido durante a equalização do link PCIe* Gen3. Uma vez definido, este bit não pode ser limpo pelo software. O mecanismo de equalização autônoma não é afetado por este problema, mas o mecanismo de equalização de software pode ser afetado dependendo do uso do bit de Solicitação de Equalização de Link.

Resolução

Evite usar o mecanismo de equalização de link baseado em software para implementações de ponto final PCIe* e porta raiz, em vez disso, utilize o mecanismo de equalização autônoma. Este problema não está programado para ser corrigido em qualquer versão futura do software Intel® Quartus® Prime Pro Edition.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Intel® Arria® 10 e FPGAs SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.