ID do artigo: 000080435 Tipo de conteúdo: Solução de problemas Última revisão: 08/04/2019

Por que o desempenho de gravação de DMA do Intel® Stratix® 10 PCIe* Avalon®-MM hard IP implementado no Platform Designer degrada-se com Intel® Quartus® Prime Pro versão 19.1?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • Exemplos de design QSYS
  • Intel® Stratix® 10 Hard IP para PCI Express* Avalon-MM
  • Intel® Stratix® 10 Hard IP+ para PCI Express* Avalon-MM
  • Hard IP para PCI Express* Avalon-MM Stratix® V Intel® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema crítico

    Descrição

    Ao usar Intel® Quartus® Prime Pro versão 19.1, o HARD IP Avalon®-MM Intel® Stratix® 10 PCIe* Avalon®-MM com DMA tem um problema de desempenho para gravações DMA ao usar a interconexão Platfrom Designer Avalon®-MM, o que resulta em taxa de transferência reduzida.

     

     

    Resolução

    Implementações autônomas que não utilizam o Platform Designer não são afetadas por este problema.

    Se usar Intel® Quartus® Prime Pro versão 19.1, baixe e instale o patch 0.08 abaixo para corrigir o problema de eficiência de gravação do DMA.

     

    Baixe o Intel® Quartus® Prime Pro versão 19.1 do patch 0.08 para Windows (.exe)

    Baixe o Intel® Quartus® Prime Pro versão 19.1 do patch 0.08 para Linux (.run)

    Baixe o Readme para o Intel® Quartus® Prime Pro versão 19.1 do patch 0.08 (.txt)

     

    Este problema é corrigido a partir do software Intel® Quartus® Prime Pro versão 19.2.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs Intel® Stratix® 10 e FPGAs SoC

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.