Devido a um problema no software Intel® Quartus® Prime Pro Edition versão 19.1, ao usar o jesd204B Intel® FPGA IP no modo TX em Intel® Stratix® 10 dispositivos com transceptores E-Tile, a propriedade intelectual (IP) introduzirá um erro de disparidade quando configurado para uma única via (L=1) no modo conectado.
Para resolver este problema, ao configurar o JESD204B Intel® FPGA IP IP no modo L=1, habilite o modo não conectado.
Este problema é corrigido a partir do software Intel® Quartus® Prime Pro Edition versão 19.3.