ID do artigo: 000080437 Tipo de conteúdo: Solução de problemas Última revisão: 03/07/2019

Por que vejo um erro de disparidade no meu dispositivo receptor JESD204B ao usar o jesd204B Intel® FPGA IP no modo TX em Intel® Stratix® 10 dispositivos com transceptor E-Tile?

Ambiente

    Intel® Quartus® Prime Pro Edition
    JESD204B Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema no software Intel® Quartus® Prime Pro Edition versão 19.1, ao usar o jesd204B Intel® FPGA IP no modo TX em Intel® Stratix® 10 dispositivos com transceptores E-Tile, a propriedade intelectual (IP) introduzirá um erro de disparidade quando configurado para uma única via (L=1) no modo conectado.

Resolução

Para resolver este problema, ao configurar o JESD204B Intel® FPGA IP IP no modo L=1, habilite o modo não conectado.

Este problema é corrigido a partir do software Intel® Quartus® Prime Pro Edition versão 19.3.

Produtos relacionados

Este artigo aplica-se a 2 produtos

FPGA Intel® Stratix® 10 TX
FPGA Intel® Stratix® 10 MX

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.