ID do artigo: 000080438 Tipo de conteúdo: Solução de problemas Última revisão: 07/08/2019

Por que Intel® Quartus® software Prime Standard/Pro não consegue embalar os coeficientes no bloco DSP ao usar o núcleo IP FIR II?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • Intel® Quartus® Prime Standard Edition
  • FIR II Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Devido a um problema no software Intel® Quartus® Prime Standard/Pro Edition versão 17.1/18.0 e do software Intel® Quartus® Prime Standard Edition versão 18.1, a síntese pode não inferir corretamente o uso de ROM de coeficientes DSP se você definir AUTO_RAM_RECOGNITION e AUTO_ROM_RECOGNITION OFF. Isso resulta em baixo Fmax do núcleo FIR II IP.

    Resolução

    Para resolver este problema no software Intel® Quartus® Prime Standard Edition, siga as etapas abaixo.

    Defina atribuições > configurações do compilador > configurações do compilador > configurações avançadas (Síntese) > substituição automática de RAM automática de OFF para ON.

    Defina atribuições > configurações > configurações do compilador > configurações avançadas (Síntese) > substituição automática de ROM automática para ON.

    Este problema foi corrigido no software Intel® Quartus® Prime Pro Edition versão 18.1.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs Intel® Arria® 10 e FPGAs SoC

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.