O modelo de simulação HDL Verilog para IOPLL IP para dispositivos Intel® Cyclone® 10 LP não é suportado no software Intel® Quartus® Prime Standard Edition versão 17.1 e anterior. Você verá que os clocks de saída IOPLL não alternam.
Para simular o IOPLL IP para dispositivos LP Intel® Cyclone®, use o modelo de simulação VHDL em 17.1 ou o modelo HDL Verilog no software Intel® Quartus® Prime Standard Edition versão 18.0 ou mais recente.