ID do artigo: 000080457 Tipo de conteúdo: Solução de problemas Última revisão: 09/04/2019

Por que meu atraso estimado adicionado para o relatório Tempo de espera inclui um caminho falso?

Ambiente

    Intel® Quartus® Prime Pro Edition
    Intel® Quartus® Prime Standard Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

O relatório Estimated Delay Added for Hold Timing pode incluir um caminho falso porque o relatório fitter é puramente orientado pela netlist. Não é possível diferenciar entre vários caminhos de temporização na mesma conexão. Se um caminho crítico em tempo de espera compartilhar uma seção comum com o caminho que foi definido como um caminho falso, ambos os caminhos são considerados caminhos atrasados pelo fitter. Os 100 principais caminhos aparecerão no relatório.

Resolução

É seguro ignorar os caminhos falsos na seção Estimated Delay Added for Hold Timing Details (Detalhes de temporização em espera) do relatório fitter.

Produtos relacionados

Este artigo aplica-se a 3 produtos

FPGAs Intel® Stratix® 10 e FPGAs SoC
FPGAs Intel® Arria® 10 e FPGAs SoC
FPGA Intel® Cyclone® 10 GX

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.