ID do artigo: 000080483 Tipo de conteúdo: Mensagens de erro Última revisão: 12/10/2020

Erro interno: subsistema: STA, arquivo: /quartus/tsm/sta/sta_clock_mgr.cpp, linha: 8971

Ambiente

    Intel® Quartus® Prime Standard Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema na versão 19.1 do software Quartus® Prime Standard Edition, você pode ver esse erro durante a fase de síntese da compilação. Este erro interno ocorre ao usar o software Synplify Pro* FPGA Synthesis para síntese.

Resolução

Para contornar esse problema, use esta tarefa:

set_global_assignment -name DISABLE_LEGACY_TIMING_ANALYZER ON

Produtos relacionados

Este artigo aplica-se a 11 produtos

FPGAs Arria® V e FPGAs SoC
FPGA de baixo consumo Intel® Cyclone® 10
CPLDs MAX® V
FPGAs Cyclone® V e FPGAs SoC
FPGAs Stratix® IV
FPGAs Intel® Arria® 10 e FPGAs SoC
CPLDs MAX® II
FPGAs Arria® II
FPGAs Cyclone® IV
FPGAs Intel® MAX® 10
FPGAs Stratix® V

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.