ID do artigo: 000080484 Tipo de conteúdo: Solução de problemas Última revisão: 07/10/2020

Por que a ferramenta do console do sistema relata vários erros ao carregar um design que habilita o PCI* Link Inspector e inclui mais de uma instância do hard IP Intel® Stratix® 10 para PCI Express?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • Intel® Stratix® 10 Hard IP para PCI Express* Avalon-MM
  • Intel® Stratix® 10 Hard IP para PCI Express* Avalon-ST
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Devido a um problema no software Intel® Quartus® Prime Pro edition versão 20.2, você pode ver abaixo erros ao carregar um design que habilita o PCI* Link Inspector e inclui mais de uma instância do Intel® Stratix® 10 Hard IP para PCI* Express.

    GRAVE: Não foi consultada se o PHY tem lógica suave prbs

    GRAVE: Não foi possível consultar o número de canais do PHY

    GRAVE: Não foi consultada se o PHY tem lógica suave de ODI

    Resolução

    Este problema foi corrigido a partir do software Intel® Quartus® Edição Prime Pro versão 20.3 e posterior.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs Intel® Stratix® 10 e FPGAs SoC

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.