ID do artigo: 000080517 Tipo de conteúdo: Mensagens de erro Última revisão: 06/01/2020

Erro(17900): Para habilitar corretamente o recurso chainadder, port CHAININ para bloco DSP WYSIWYG primitivo "<design_path>|<design_name>_DSP0" deve ser conectado a partir da porta CHAINOUT do bloco DSP anterior</design_name></design_path>

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Devido a um problema no software Intel® Quartus® Prime Pro Edition versão 19.3 e anterior, você pode ver as mensagens de erro de síntese abaixo ao migrar um design que contém dois ou mais blocos DSP de um dispositivo Intel® Stratix® 10 para um dispositivo Intel Agilex® 7. Este erro só acontece em VHDL, mas não em HDL Verilog.

    Erro(17900): Para habilitar corretamente o recurso chainadder, a porta CHAININ para bloco DSP WYSIWYG primitivo "|_DSP0" deve ser conectada a partir da porta CHAINOUT do bloco DSP anterior.

    Erro(17860): a largura da porta CHAININ para bloco DSP WYSIWYG primitivo "|_DSP0" deve ser de 64 bits quando o parâmetro use_chainadder estiver definido como "verdadeiro".

    A síntese interpreta a largura da cadeia fora dos blocos DSP incorretamente como 0. Você pode precisar alterá-lo de acordo com o seu requisito de projeto.

    Resolução

    Para resolver este problema, clique duas vezes na mensagem de erro de síntese e modifique manualmente o bloco DSP adicionando a largura da porta CHAINOUT para o dispositivo Intel Agilex® de armazenamento.

    Consulte o exemplo de código a seguir:

    MAPA GENÉRICO (

    operation_mode => "m27x27",

    clear_type => "sclr",

    ...

        chain_inout_width => < com base no seu valor de projeto>,// Adicione este código

    output_clken => "1"

    )

    MAPA DE PORTAS (

    clk => clk,

    ...

      chainout => ... // certifique-se de que esta porta está aqui antes de adicionar o código acima

    );

    Este problema é corrigido a partir do software Intel® Quartus® Prime Pro Edition versão 21.3.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs e FPGAs SoC Intel® Agilex™ 7

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.