Por que meu design VHDL falha no hardware quando eu tenho uma 'definição de faixa em um loop?

Devido a um problema no software Intel® Quartus® Prime Pro Edition versão 20.3, você pode ver falhas de hardware quando você tem código VHDL em seu design que usa uma 'definição de faixa dentro de um loop de geração que é declarada dentro de um bloco de geração, como o código abaixo. Se o seu projeto for afetado por este problema, seu design provavelmente causará mensagens de avisos de síntese, como as seguintes:

Aviso (16788): a rede não tem um driver em .vhd (número da linha)

gen_example: caso NUM gerar
quando 8 =>
sig de sinal: std_logic_vector(1 downto 0);
Começar
gen_test: para i em sig'range
Gerar
and_gate:e01
mapa de porta (inp => inp, outp => outp);
geração final gen_test;
fim, e eu não tenho mais tempo
geração final gen_example;

Para resolver este problema, baixe e instale o Patch no link abaixo.

• Baixe o patch Intel® Quartus® Prime 20.3 Patch 0.02 para Windows (.exe)  
• Baixe o patch Intel® Quartus® Prime 20.3 Patch 0.02 para Linux (.run)
• Baixe o Readme para Intel® Quartus® Patch Prime 20.3 0.02 (.txt)

Este problema é corrigido a partir do software Intel® Quartus® Prime Pro Edition versão 20.4.