ID do artigo: 000080529 Tipo de conteúdo: Solução de problemas Última revisão: 16/08/2012

Arria V Pin-Out Table: problemas conhecidos

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição Problema 63759:Tabelas de fixação para todos os Arria V datados de julho de 2012 e anteriores

Os arquivos de pin out não mostram que o DCLK pode ser usado como E/S do usuário após a configuração quando o modo de configuração é um modo ativo.  DCLK pode ser usado como um pino de E/S regular após a configuração quando o modo de configuração é um modo ativo

Produtos relacionados

Este artigo aplica-se a 4 produtos

FPGA Arria® V SX SoC
FPGA Arria® V ST SoC
FPGA Arria® V GT
FPGA Arria® V GX

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.