ID do artigo: 000080547 Tipo de conteúdo: Solução de problemas Última revisão: 15/03/2013

Não há suporte para dispositivos de 28 nm para exemplo de design 10G Soft-XAUI

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descrição

O design 10G soft-XAUI para o Stratix V PCI Express (PCIe) o kit de desenvolvimento não pode concluir o processo de ajuste quando o atribuições de pinos na porta A da placa de mezanino de alta velocidade (HSMC) são usando os canais do transceptor 0, 2, 3 e 4.

O design de hardware 10G XAUI não pode ser testado para o Stratix Kit de desenvolvimento V SI porque o design não é capaz de interagir com o testador externo.

O design XAUI 10G não consegue atender à análise de tempo para o kit Cyclone de desenvolvimento PCIe V no software Quartus.

Este problema afeta os designs Ethernet 10G 12.1 no Cyclone Dispositivos V e Stratix V de 28 nm.

Resolução

Não há solução alternativa para este problema.

Este problema será corrigido em uma versão futura do ACDS.

Produtos relacionados

Este artigo aplica-se a 2 produtos

FPGAs Cyclone® V e FPGAs SoC
FPGAs Stratix® V

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.