Este erro ocorre em designs HDL Verilog quando você usa o estilo de declaração de porta Verilog-2001 que define o tipo de porta e a largura e, em seguida, redeclare o tipo de dados reg no corpo do módulo.
Começando com o software Quartus® II versão 5.0, o compilador inclui verificações Verilog-2001 que não foram aplicadas em versões anteriores. Para resolver este problema, remove a declaração no corpo do módulo. As portas devem ser totalmente especificadas na lista verilog 2001 da declaração de portas, incluindo quando necessário a direção, largura, tipo líquido ou variável, e se a porta está assinada ou não. Alternativamente, use o estilo Verilog-1995 de declarações de porta que define apenas o nome da porta e requer uma linha separada para definir o tipo e a largura da porta.
Por exemplo, você pode usar este estilo de declaração de porta Verilog-2001:
module module_name ( input reg[63:0] input_port_name, output reg output_port_name, ... );
Alternativamente, você pode usar este estilo de declaração de porta Verilog-1995:
module module_name ( input_port_name, output_port_name, ... ); input reg[63:0] input_port_name, output reg output_port_name, ...