ID do artigo: 000080570 Tipo de conteúdo: Solução de problemas Última revisão: 01/01/2015

O que pode fazer com que as fPLLs não funcionem corretamente em dispositivos Stratix V, Arria V ou Cyclone V?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

As fPLLs em dispositivos Stratix® V, Arria® V e Cyclone® V exigem que os pinos RREF(s) seja conectados ao GND por meio de um resistor de precisão para funcionar corretamente.  Se os pinos RREF estiverem ligados diretamente ao GND ou à esquerda flutuando, alguns ou todos os fPLLs podem não funcionar.

Resolução

Consulte as Diretrizes de conexão de pinos de dispositivo para o dispositivo que você está usando para obter orientações específicas sobre como conectar os pinos RREF.

Você também pode se referir a Possíveis Causas para perda de bloqueio PLL.

 

Produtos relacionados

Este artigo aplica-se a 15 produtos

FPGA Arria® V ST SoC
FPGA Arria® V SX SoC
FPGA Stratix® V E
FPGA SoC Cyclone® V SX
FPGA Stratix® V GX
FPGA Cyclone® V E
FPGA Stratix® V GS
FPGA Stratix® V GT
FPGA SoC Cyclone® V ST
FPGA Cyclone® V GT
FPGA Arria® V GT
FPGA Cyclone® V GX
FPGA Arria® V GX
FPGA Arria® V GZ
FPGA SoC Cyclone® V SE

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.