Devido a um problema no software Intel® Quartus® Prime Pro edition, você pode ver este erro ao compilar um design que inclui o IP Avalon®-ST Credit Pipeline. O erro ocorre quando o Uso de Vazio, Canal de Uso ou Erro de Uso está desabilitado e a largura da porta associada não está definida como 1. Este problema também afeta apenas os sistemas de designer de plataforma gerados em VHDL.
Para resolver este problema, gere o sistema Platform Designer no HDL Verilog ou certifique-se de que a largura da porta não usada está definida como 1.
Este problema é corrigido a partir da versão 20.2 do software Intel® Quartus® Prime Pro edition.