ID do artigo: 000080607 Tipo de conteúdo: Solução de problemas Última revisão: 13/04/2017

Por que há um relógio não treinado, altera_dual_boot: dual_boot_0|alt_dual_boot_avmm: alt_dual_boot_avmm_comp|alt_dual_boot: alt_dual_boot|ru_clk?

Ambiente

    Intel® Quartus® Prime Standard Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema no Software Quartus® Prime Standard Edition versão 15.1, você pode ver esta mensagem de aviso no TimeQuest Timing Analyzer ao usar o IP de configuração dupla Altera. Este problema é visto na criação de MAX® 10 dispositivos.

 

 

Resolução

Para resolver este problema, aplique a seguinte restrição no arquivo sdc

create_generated_clock -name {ru_clk} -source [get_ports {clk}] -divide_by 2 -master_clock {clk} [get_registers {*ru_clk}]

Este problema é corrigido a partir do software Intel® Quartus® Prime Standard Edition versão 16.0.

 

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Intel® MAX® 10

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.