ID do artigo: 000080627 Tipo de conteúdo: Solução de problemas Última revisão: 06/02/2018

Erro(332000): não pode ler "pll_instance_name": nenhuma variável

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • Interfaces e controladores de memória
  • SERDES LVDS Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Devido a um problema no software Intel® Quartus® Prime Pro Edition versão 17.1 e anterior, você pode ver esta mensagem de erro ao compilar um design que inclui o LVDS IP. Este problema ocorre quando o IP está no modo PLL externo e tem como alvo um dispositivo Intel Stratix® 10.

    Resolução

    Para resolver este problema, comente a seguinte linha do arquivo LVDS IP SDC

    set_max_delay_in_fit_or_false_path_in_sta_through_no_warn ${pll_instance_name}|lock $max_delay

    Este problema está programado para ser corrigido em uma versão futura do software Intel Quartus Prime Pro Edition.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs Intel® Stratix® 10 e FPGAs SoC

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.