Devido a um problema com o PHY PHY 1G/10GbE e 10GBASE-KR Intel® Arria® 10 FPGA IP na versão 19.1 do software Intel® Quartus® Prime e anteriormente, a redefinição de IP potencialmente fará com que o link fique preso durante a fase de negociação automática. Isso porque há uma falha de design de arbitragem na lógica da interface de reconfiguração dentro do IP 10GBASE-KR, o que causa uma operação de leitura de gravação de registro incorreta durante o processo de treinamento de link. O comportamento de registro errado juntamente com a recalque do canal PMA trará o canal do transmissor para baixo do palco, resultando no link preso em um estado.
Este problema está programado para ser corrigido em uma versão futura do software Intel® Quartus® Prime.