Erro (18694): o clock de referência no PLL "qsys_top_0|a10_tse_mac_pcs|a10_tse_mac_pcs|i_lvdsio_rx_0|core|arch_inst|internal_pll.pll_inst|altera_lvds_core20_iopll", que alimenta uma instância de IP Altera LVDS SERDES, não é impulsionado por...

Devido a um problema no software Intel® Quartus® Prime Pro Edition versão 18.1 e no software Intel® Quartus® Prime Standard Edition versão 19.1 em diante, o usuário encontrará o erro de compilação de projeto abaixo do Intel® Quartus® ao usar o Design de referência de ethernet de três velocidades de porta única e o design de referência de chip on-board PHY da AN647.

O erro é devido ao clock de referência LVDS estar sendo promovido manualmente para clock global através da atribuição QSF mostrada abaixo no design de referência.

 set_instance_assignment -nome GLOBAL_SIGNAL GLOBAL_CLOCK -para ref_clk

Erro (18694): o clock de referência no PLL "qsys_top_0|a10_tse_mac_pcs|a10_tse_mac_pcs|i_lvdsio_rx_0|core|arch_inst|internal_pll.pll_inst|altera_lvds_core20_iopll", que alimenta uma instância de IP Altera LVDS SERDES, não é impulsionado por um pino de clock de referência dedicado do mesmo banco. Use um pino de clock de referência dedicado para garantir atender à especificação da taxa de dados máxima do LVDS SERDES IP.

Para resolver este problema, desabilite manualmente a promoção do refclk LVDS através da atribuição QSF mostrada abaixo

set_instance_assignment -name GLOBAL_SIGNAL OFF -para ref_clk