A compilação de um design MAX® II que acessa a memória flash do usuário (UFM) com uma interface periférica serial usando ALTUFM_SPI megafunção resulta na seguinte mensagem de aviso na versão 5.0 do software Quartus® II se você não tiver uma configuração de clock definida para o sinal do clock ALTUFM_SPI: Aviso: Circuito pode não funcionar. Detectados 23 caminhos não operacionais com clock "sck" com inclinação de clock maior do que o atraso de dados.
Tal design resulta na seguinte mensagem, se você tiver uma configuração de clock definida para o sinal ALTUFM_SPI clock:
Aviso: não é possível atingir a configuração mínima e manter os requisitos < porta de alimentação de sck do > ao longo de 11 caminhos.
A mensagem é devido a uma verificação de espera de clock calculada incorretamente entre os registros de LE na megafunção e o registro de saída de dados ufm. O registro ufm tem um requisito de tempo de espera mais longo do que o tempo de espera dos registros de LE de origem. A ALTUFM_SPI megafunção usa bordas de clock opostas para os registros de origem e destino para garantir que os tempos de configuração e de espera sejam atendidos. A mensagem de aviso aparece porque o Analisador de sincronização Quartus II usa bordas de clock crescentes consecutivas por padrão, e o software calcula tempos de espera sem informações sobre o clocking de borda dupla dentro da ALTUFM_SPI megafunção. Este problema não afeta a operação da interface e você ignora com segurança esta mensagem de aviso.
Faça as seguintes atribuições de sincronização para eliminar mensagens relacionadas a este problema:
- Crie uma configuração de clock para a porta de clock SCK e especifique um requisito FMAX de 8 MHz ou menos.
- No registro de dados da UFM, faça a seguinte atribuição:
- No menu Atribuições, escolha o Editor de Tarefas:
- Crie uma atribuição de clock invertida com um valor de ON para o registro ufm (o nome típico pós-síntese termina com maxii_ufm_block1_drdout).