ID do artigo: 000080744 Tipo de conteúdo: Documentação e informações do produto Última revisão: 07/10/2015

Quantas solicitações de leitura pendentes podem Stratix V Hard IP para PCI Express com a interface Avalon-MM (ponte) ?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição Stratix® V Hard IP para PCI Express® com Avalon-MM (bridge) suporta até 8 leituras pendentes da interface Avalon-MM. Após 8 leituras serem aceitas pela ponte e antes de quaisquer dados de conclusão serem devolvidos, o sinal TxsWaitRequest será afirmado para bloquear leituras adicionais. Leituras adicionais só podem ser aceitas pela ponte após as leituras anteriores serem concluídas.

Produtos relacionados

Este artigo aplica-se a 4 produtos

FPGAs Stratix® V
FPGA Stratix® V GT
FPGA Stratix® V GS
FPGA Stratix® V GX

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.