ID do artigo: 000080760 Tipo de conteúdo: Solução de problemas Última revisão: 28/01/2015

Ao usar o DPA em Altera dispositivos, a configuração de fase é corrigida após o sinal de bloqueio DPA ser afirmado?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Não, em Altera® dispositivos o circuito DPA continua ajustando a configuração de fase, a menos que o opcional rx_dpll_hold porta na megafunção de altlvds é afirmada.

A rx_dpll_hold de entrada é útil quando você sabe que terá um longo período de dados estáticos, além da especificação de comprimento de duração da DPA.  Você pode afirmar esta porta para manter o DPA na configuração atual.  O sinal de bloqueio DPA ainda pode alternar, ele não é afetado pela porta rx_dpll_hold porta. 

Quando a relação de fase entre dados e clocks mudar, o DPA ajustará a configuração de fase de acordo. O DPA foi projetado para manter a relação de fase ideal entre o clock de referência e os dados entre variações de tensão e temperatura durante a operação do dispositivo.

Produtos relacionados

Este artigo aplica-se a 6 produtos

FPGA Arria® GX
FPGAs Stratix® II GX
FPGAs Stratix® II
FPGA Stratix® IV GX
FPGAs Stratix® III
FPGA Stratix® IV E

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.