ID do artigo: 000080771 Tipo de conteúdo: Solução de problemas Última revisão: 07/10/2020

Por que o sistema relata erros de tempo de conclusão do PCIe* em um link que usa o ip rígido Intel® Stratix® 10 para PCI Express em Intel® Stratix® dispositivos de 10 L e H-Tile?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • Intel® Stratix® 10 Hard IP para PCI Express* Avalon-MM
  • Intel® Stratix® 10 Hard IP para PCI Express* Avalon-ST
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Devido a um problema no software Intel® Quartus® Prime Pro edition versão 20.2, você pode ver erros de tempo de conclusão em um link PCIe que usa o hard IP Intel® Stratix® 10 para PCI Express nos dispositivos Intel® Stratix® 10 L e H-Tile.

    Resolução

    Nenhuma solução alternativa para este problema existe na versão 20.2 do software Intel® Quartus® Prime Pro edition.

    Este problema foi corrigido no software Intel® Quartus® Edição Prime Pro versão 20.3 ou mais recente.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs Intel® Stratix® 10 e FPGAs SoC

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.