Descrição
Devido a um problema no software Intel® Quartus® Prime Pro Edition versão 20.3, os clocks PCIe podem não ser gerados corretamente quando há várias intel P-Tile Avalon® streaming para instâncias PCI Express com diferentes configurações. Este problema ocorre em projetos® destinados Intel Agilex dispositivos (P-Tile). O arquivo SDC gerado por IP inclui curinga para correspondência do caminho do clock, isso resulta apenas no primeiro arquivo SDC do PCIe IP sendo lido corretamente.
Resolução
Para resolver o problema, use o arquivo SDC anexado para substituir o gerado na instância <IP>/intel_pcie_ptile_ast_310/synth/intel_ptile_pcie.sdc.
O problema é corrigido no software Intel® Quartus® Prime Pro Edition versão 20.4.